Produktdetails:
|
|
Herkunftsort: | Vorlage |
---|---|
Markenname: | original |
Zertifizierung: | ISO9001:2015standard |
Modellnummer: | A3P250-PQG208I |
Zahlung und Versand AGB:
|
|
Min Bestellmenge: | 10pcs |
Preis: | Contact us to win best offer |
Verpackung Informationen: | Standard |
Lieferzeit: | 1-3 Arbeitstage |
Zahlungsbedingungen: | L/C, T/T, Western Union, Paypal |
Versorgungsmaterial-Fähigkeit: | 10000pcs/months |
Detailinformationen |
|||
Befestigung von Art: | SMD/SMT | Paket/Fall: | PQFP-208 |
---|---|---|---|
Verpacken: | Behälter | Zahl von Toren: | 250000 |
Produkt-Art: | FPGA - Feldprogrammierbare Gatteranordnung | Gesamtgedächtnis: | Bit 36864 |
Markieren: | A3P250-PQG208I programmierbare Logik IC,Bleifreie programmierbare Logik IC,Feldprogrammierbare Gatteranordnung FPGAs |
Produkt-Beschreibung
A3P250-PQG208I programmierbare feldprogrammierbare Gatteranordnung A3P250-PQG208I Logik-IC FPGA BLEIFREI
Eigenschaften und Nutzen
Hohe Kapazität
• 15 K bis 1 M System Gates
• Bis 144 Kbits von wahrem Doppel-Hafen SRAM
• Bis 300 neu programmierbare grelle Technologie des Benutzer-I/Os
• 130 Nanometer, Metall 7-Layer (6 Kupfer), Blitz-ansässiger CMOS-Prozess
• Augenblick auf Unterstützung des Niveau-0
• Einzel-Chip-Lösung
• Behält programmierten Entwurf, wenn Sie weg von der Hochleistung angetrieben werden
• 350 MHZ-Systemleistung
• 3,3 programmierendes V, 66 MHZ 64-Bit-PCI-† In-System (ISP) und Sicherheit
• ISP unter Verwendung des Auf-Chips 128-Bit brachte Dekodierung des Verschlüsselungs-Standard-(AES) (ausgenommen ARM®-ermöglichte Geräte ProASIC®3) über JTAG voran, konformes) † (IEEE 1532 • FlashLock®, zum von FPGA-Inhalts-geringer Energie zu sichern
• Kern-Spannung für geringe Energie
• Unterstützung für 1,5 nur für V Systeme
• Niederohmiger Blitz schaltet leistungsstarke Verlegungshierarchie
• Segmentiert, hierarchical routing und Uhr-Struktur
Modernes Input/Output
• 700 Mbps DDR, LVDS-fähiges I/Os (A3P250 und oben genannte)
• 1,5 Operation V, Misch-Spannung mit 1,8 V, mit 2,5 V und 3,3 v-
• Stromversorgungs-Spannungs-Unterstützung der breiten Palette pro JESD8-B, I/Os von 2,7 V zu 3,6 V funktionieren lassend
• Bank-auswählbare Input-/Outputspannungen-oben zu 4 Banken pro Chip
• Unsymmetrische Input-/Outputstandards: LVTTL, LVCMOS 3,3 V/2,5 V/1,8 V/1,5 V, 3,3 V PCI/3,3 V PCI-X † und LVCMOS 2,5 Input V/5,0 V
• Differenziale Input-/Outputstandards: LVPECL, LVDS, B-LVDS und M-LVDS (A3P250 und oben genanntes) • Input/Output registriert auf Input, Ertrag und ermöglicht Wegen • Heiß-austauschbares und kaltes Sparsamkeitsi-/os‡
• Programmierbares Ertrag-Anstiegsgeschwindigkeit † und Antriebs-Stärke
• Schwach ziehen Sie /-Down hoch
• Grenzscan-Test IEEE 1149,1 (JTAG)
• Pin-kompatible Pakete über dem Uhr-Konditionierungsstromkreis der Familien-ProASIC3 (CCC) und PLL-†
• Sechs CCC-Blöcke, einer mit einem integrierten PLL
• Konfigurierbare Phasenverschiebung, Multiplizieren/Dividieren--, Verzögerungs-Fähigkeiten und externes Feedback
• Breites eingebettetes Gedächtnis † des Eingangsfrequenzbereich-(1,5 MHZ bis 350 MHZ)
• 1 Kbit des FlashROM-Benutzer-Permanentspeichers
• SRAMs und FIFOs mit Variabel-Aspekt-Verhältnis 4,608-Bit RAM Blocks (Organisationen ×1, ×2, ×4, ×9 und ×18) †
• Wahre ARM Doppel-Hafen SRAMs (ausgenommen ×18) Prozessor-Unterstützung in ProASIC3 FPGAs
• Weicher Prozessor M1 ProASIC3 Devices-ARM®Cortex®-M1, der mit oder ohne verfügbar ist, prüfen aus
Produkt-Kategorie: | FPGA - Feldprogrammierbare Gatteranordnung |
A3P250 | |
- | |
Input/Output 151 | |
1,425 V | |
1,575 V | |
- 40 C | |
+ 100 C | |
SMD/SMT | |
PQFP-208 | |
Behälter | |
Höhe: | 3,4 Millimeter |
Länge: | 28 Millimeter |
Maximale Arbeitsfrequenz: | 350 MHZ |
Feuchtigkeit empfindlich: | Ja |
Zahl von Toren: | 250000 |
Betriebsstoff-Strom: | 30 MA |
Betriebsstoff-Spannung: | 1,5 V |
Produkt-Art: | FPGA - Feldprogrammierbare Gatteranordnung |
24 | |
Unterkategorie: | Programmierbare Logik IC |
Gesamtgedächtnis: | Bit 36864 |
Breite: | 28 Millimeter |
Stückgewicht: | 0,669609 Unze |
Tragen Sie Ihre Mitteilung ein